出川 勝彦 (Katsuhiko DEGAWA)

近況

2007年3月　博士（情報科学）を取得し卒業
2007年4月　株式会社アドバンテスト　入社
2008年4月　株式会社アドバンテスト　出向（研究所）
2009年4月　株式会社アドバンテスト　異動（テクノロジー開発本部）
2014年7月　株式会社アドバンテスト　異動（新企画商品開発室）
2016年4月　株式会社アドバンテスト　退社
2016年5月　日産自動車株式会社　入社

学歴

1995年(平成07年)3月　宮城県岩沼市立岩沼西中学校卒業
1995年(平成07年)4月　宮城県仙台第一高等学校入学
1998年(平成10年)3月　宮城県仙台第一高等学校卒業
1998年(平成10年)4月　東北大学工学部電子・応物・情報系入学
2002年(平成14年)3月　東北大学工学部情報工学科卒業
2002年(平成14年)4月　東北大学大学院情報科学研究科　システム情報科学専攻入学（博士課程前期2年の課程）
2003年(平成15年)4月　東北大学大学院情報科学研究科　情報基礎科学専攻へ転専攻
2004年(平成16年)3月　東北大学大学院情報科学研究科　情報基礎科学専攻　博士課程前期2年の課程修了
2004年(平成16年)4月　東北大学大学院情報科学研究科　情報基礎科学専攻　博士課程後期3年の課程入学
2007年(平成19年)3月　東北大学大学院情報科学研究科　情報基礎科学専攻　博士課程後期3年の課程修了

職歴

2002年(平成14年)04月～2004年(平成16年)09月　東北大学情報シナジーセンター　技術補佐員（テクニカルアシスタント）
2004年(平成16年)04月～2005年(平成17年)03月　科学技術振興機構　さきがけ研究補助者（本間助手の研究補助）
2004年(平成16年)10月～2005年(平成17年)03月　東北大学21世紀COEプログラム　COE研究支援者（リサーチ・アシスタント）
2005年(平成17年)04月～2007年(平成19年)03月　日本学術振興会特別研究員(DC2)
2007年(平成19年)04月～2016年(平成28年)04月　株式会社アドバンテスト
2016年(平成28年)05月～現在　　　　　　　　　　日産自動車株式会社

学会活動

2005年(平成17年)10月～2006年(平成18年)10月　Chair, IEEE Student Branch at Tohoku University

免許・資格

1998年(平成10年)08月　普通自動車免許取得
1999年(平成11年)12月　第二種情報処理技術者試験　合格
2000年(平成12年)06月　第一種情報処理技術者試験　合格
2007年(平成19年)12月　知的財産検定2級　合格
2009年(平成21年)12月　応用情報技術者試験　合格
2011年(平成23年)01月　2級知的財産管理技能士

研究業績

論文

  1. K. Degawa, T. Aoki and T. Higuchi,
    "Design of a Field-Programmable Digital Filter Chip Using Multiple-Valued Current-Mode Logic,"
    IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences, Vol. E86-A, No. 8, pp. 2001--2010, August 2003. [IEICE][PDF]

  2. K. Degawa, T. Aoki, T. Higuchi, H. Inokawa and Y. Takahashi,
    "A Single-Electron-Transistor Logic Gate Family for Binary, Multiple-Valued and Mixed-Mode Logic Circuits,"
    IEICE Transactions on Electronics, Vol. E87-C, No. 11, pp. 1827--1836, November 2004. [IEICE][PDF]

  3. H. Inokawa, Y. Takahashi, K. Degawa, T. Aoki and T. Higuchi,
    "A Simulation Methodology for Single-Electron Multiple-Valued Logics and its Application to a Latched Parallel Counter,"
    IEICE Transactions on Electronics, Vol. E87-C, No. 11, pp. 1818--1826, November 2004. [IEICE][PDF]

  4. K. Degawa, T. Aoki and T. Higuchi,
    "Prototype Fabrication of Field-Programmable Digital Filter LSIs Using Multiple-Valued Current-Mode Logic --- Device Scaling and Future Prospects ---,"
    Journal of Multiple-Valued Logic and Soft Computing, Vol. 11, No. 5-6, pp. 545--565, 2005. [JMVL][PDF]

  5. T. Goto, K. Degawa, H. Inokawa, K. Furukawa, H. Nakashima, K. Sumitomo, T. Aoki and K. Torimitsu,
    "Molecular-Mediated Single-Electron Devices Operating at Room Temperature,"
    Japanese Journal of Applied Physics, Vol. 45, No. 5A, pp. 4285--4289, May 2006. [JJAP]

  6. K. Degawa, T. Aoki, T. Higuchi, H. Inokawa and Y. Takahashi,
    "Design of a Two-Bit-per-Cell Content-Addressable Memory Using Single-Electron Transistors,"
    Journal of Multiple-Valued Logic and Soft Computing, Vol. 13, No. 3, pp. 249--266, 2007. [JMVL]

  7. N. Homma, K. Degawa, T. Aoki and T. Higuchi,
    "Design of Multiple-valued Arithmetic Circuits Using Counter Tree Diagrams,"
    Journal of Multiple-Valued Logic and Soft Computing, Vol. 13, No. 4-6, pp. 487-502, 2007. [JMVL]

  8. N. Homma, Y. Watanabe, K. Degawa, T. Aoki and T. Higuchi,
    "Systematic approach to designing multiple-valued logic arithmetic circuits based on arithmetic description language,"
    Journal of Multiple-Valued Logic and Soft Computing, Vol. 15, No. 4, pp. 329-340, 2009. [JMVL]

学会発表（国際会議）

  1. K. Degawa, T. Aoki and T. Higuchi,
    "A Field-Programmable Digital Filter Chip Using Multiple-Valued Current-Mode Logic,"
    Proceedings of the 33rd IEEE International Symposium on Multiple-Valued Logic, pp. 213--220, May 2003.

  2. K. Degawa, T. Aoki, T. Higuchi, H. Inokawa and Y. Takahashi,
    "A Single-Electron-Transistor Logic Gate Family and Its Application --- Part I: Basic Components for Binary, Multiple-Valued and Mixed-Mode Logic,"
    Proceedings of the 34th IEEE International Symposium on Multiple-Valued Logic, pp. 262--268, May 2004.

  3. H. Inokawa, Y. Takahashi, K. Degawa, T. Aoki and T. Higuchi,
    "A Single-Electron-Transistor Logic Gate Family and Its Application --- Part II: Design and Simulation of a 7-3 Parallel Counter with Linear Summation and Multiple-Valued Latch Functions,"
    Proceedings of the 34th IEEE International Symposium on Multiple-Valued Logic, pp. 269--274, May 2004.

  4. K. Degawa, T. Kogure, T. Aoki and T. Higuchi,
    "Design and Evaluation of Field-Programmable Digital Filter LSIs Using Multiple-Valued Logic Circuits,"
    Proceedings of the 2004 International Technical Conference on Circuits/Systems, Computers and Communications (ITC-CSCC 2004), pp. 7C1L-1-1--7C1L-1-4, July 2004.

  5. K. Degawa, T. Aoki, T. Higuchi, H. Inokawa and Y. Takahashi,
    "A Two-Bit-per-Cell Content-Addressable Memory Using Single-Electron Transistors,"
    Proceedings of the 35th IEEE International Symposium on Multiple-Valued Logic, pp. 32--38, May 2005.

  6. K. Degawa, T. Aoki, T. Higuchi, H. Inokawa and Y. Takahashi,
    "A High-Density Content-Addressable Memory Using Single-Electron Transistors,"
    International Symposium on Bio- and Nano-Electronics in Sendai, pp. 129--130, March 2006.

  7. K. Degawa, T. Aoki, T. Higuchi, H. Inokawa, K. Nishiguchi and Y. Takahashi,
    "A High-Density Ternary Content-Addressable Memory Using Single-Electron Transistors,"
    Proceedings of the 36th IEEE International Symposium on Multiple-Valued Logic, p. 19, May 2006.

  8. N. Homma, K. Degawa, T. Aoki and T. Higuchi,
    "Algorithm-Level Optimization of Multiple-Valued Arithmetic Circuits Using Counter Tree Diagrams,"
    Proceedings of the 37th IEEE International Symposium on Multiple-Valued Logic, p. 31, May 2007.

  9. Y. Watanabe, N. Homma, K. Degawa, T. Aoki and T. Higuchi,
    "High-level design of multiple-valued arithmetic circuits based on arithmetic description language,"
    Proceedings of the 38th IEEE International Symposium on Multiple-Valued Logic, pp. 112--117, May 2008.

  10. A. Tumewu, K. Miyazawa, T. Aoki, T. J. Yamaguchi, K. Degawa and T. Akita,
    "Phase-based alignment of two signals having partially overlapped spectra,"
    Proceedings of the IEEE International Conference on Acoustics, Speech, and Signal Processing 2009 (ICASSP), pp. 3337--3340, April 2009.

  11. T. J. Yamaguchi, M. Abbas, M. Soma, T. Aoki, Y. Furukawa, K. Degawa, S. Komatsu and K. Asada,
    "An equivalent-time and clocked approach for continuous-time quantization,"
    ISCAS 2011: 2529-2532

  12. T. J. Yamaguchi, M. Soma, T. Aoki, Y. Furukawa, K. Degawa, K. Asada, M. Abbas and S. Komatsu,
    "Application of a continuous-time level crossing quantization method for timing noise measurements,"
    ITC 2011: 1-10

  13. T. J. Yamaguchi, K. Uekusa, K. Degawa, M. Kawabata, M. Ishida and M. Soma,
    "A New Method of Measuring Alias-Free Aperture Jitter in an ADC Output,"
    ITC 2015: 1-10

  14. T. J. Yamaguchi, K. Degawa, T. Iizuka and K. Asada,
    "Common Pitfalls in Application of a Threshold Detection Comparator to a Continuous-Time Level Crossing Quantization,"
    IEEE International Mixed-Signal Testing Workshop (IMSTW) 2016.

3 は NTT 猪川博士の発表，8 は東北大 本間博士の発表，9 は東北大 渡邉氏の発表，10 は東北大 宮澤氏の発表

学会・研究会発表ほか（国内）

  1. 出川勝彦, 青木孝文, 樋口龍雄,
    "電流モード多値論理フィールドプログラマブルディジタルフィルタの設計と評価,"
    平成14年度電気関係学会東北支部連合大会, p. 74, August 2002.

  2. 出川勝彦, 青木孝文, 樋口龍雄,
    "多値論理に基づくプログラマブルディジタルフィルタLSIの性能評価,"
    電子情報通信学会 2004年総合大会, No. SC-11-14, pp. S-77--S-78, March 2004.

  3. 木暮俊光, 出川勝彦, 青木孝文, 樋口龍雄,
    "２値・多値融合論理LSIのハイレベル設計の検討,"
    平成16年度電気関係学会東北支部連合大会, p. 180, August 2004.

  4. 木暮俊光, 出川勝彦, 青木孝文, 樋口龍雄,
    "２値・多値融合論理に基づく乗算器のハイレベル設計,"
    多値論理研究ノート／第27回 多値論理フォーラム, pp. 3-1--3-9, September 2004.

  5. 出川勝彦,
    "多値論理に基づく極限集積VLSIシステムが拓く未来,"
    2005 IEEE Tokyo Student Workshop, JC-1, February 2005.

  6. 猪川洋, 西口克彦, 出川勝彦, 青木孝文, 高橋庸夫,
    "単相パルスでデータ書き換え可能な単電子多値メモリ,"
    2005年春季 第52回応用物理学関係連合講演会, No. 1a-P6-22, p. 989, March, April 2005.

  7. 後藤東一郎, 出川勝彦, 猪川洋, 古川一暁, 中島寛, 住友弘二, 青木孝文, 鳥光慶一,
    "室温動作する金-ターフェニルジチオール単電子トランジスタ,"
    2005年秋季 第66回応用物理学会学術講演会, No. 9p-C-8, p. 1198, September 2005.

  8. 出川勝彦, 青木孝文, 樋口龍雄, 猪川洋, 高橋庸夫,
    "単電子トランジスタを用いた3値連想メモリセルの設計,"
    多値論理研究ノート／第29回 多値論理フォーラム, pp. 16-1--16-6, August 2006.

  9. 出川勝彦, 本間尚文, 青木孝文, 樋口龍雄,
    "Counter Tree Diagramによる多値算術演算回路の最適設計,"
    第20回 回路とシステム軽井沢ワークショップ, pp. 361--366, April 2007.

  10. 渡邉裕樹, 本間尚文, 出川勝彦, 青木孝文, 樋口龍雄,
    "算術アルゴリズム記述言語に基づく多値論理回路の設計,"
    第21回 回路とシステム軽井沢ワークショップ, pp. 237--242, April 2008.

  11. ファジャル メガ プラタマ, 宮澤一之, 本間尚文, 青木孝文, 山口隆弘, 出川勝彦, 秋田隆之,
    "帯域分割法に基づく広帯域信号計測,"
    第8回情報科学技術フォーラム (FIT2009), No. C-039, pp. 527--534, September 2009.

  12. ファジャル メガ プラタマ, 本間尚文, 青木孝文, 山口隆弘, 出川勝彦, 秋田隆之,
    "重複帯域の位相情報を利用した広帯域信号計測法の評価,"
    平成22年度電気関係学会東北支部連合大会, No. 1H14, p. 262, August 2010.

  13. 山口隆弘, Mani Soma, 青木孝文, 古川靖夫, 出川勝彦,
    "タイミング雑音をオフ・チップ/オン・ダイで測定するための新しい方法,"
    Probo, Vol. 42, pp. 25-36, 2014.

  14. 出川勝彦, 須田昌克, 鈴木健吾,
    "半導体試験技術を応用したIoT向け認証,"
    2016年暗号と情報セキュリティシンポジウム (SCIS2016), 4C1-5, January 2016.

  15. 谷口洋平, 出川勝彦, 徳永誠士, 海野友洋, 伊藤義徳, 波田野麻耶,
    "新型日産スカイラインのプロパイロット2.0,"
    日産技報, Vol. 86, pp. 44-51, 2020.

  16. 谷口洋平, 厚村大悟, 徳永誠士, 出川勝彦,
    "プロパイロット2.0 (特集 自動運転の新しい流れ),"
    自動車技術, Vol. 74, pp. 30-35, 2020.

  17. 谷口洋平, 厚村大悟, 徳永誠士, 出川勝彦,
    "特集1：未来を拓くProPILOT 2.0　2.新しい機能,"
    日産技報, Vol. 87, pp. 9-12, 2021.

  18. 谷口洋平, 出川勝彦, 徳永誠士, 長江新平, 佐々木光次,
    "受賞論文：高速道路複数車線の運転支援システムの開発,"
    日産技報, Vol. 88, pp. 115-116, 2022.

3, 4 は木暮氏の発表，6 は NTT 猪川博士の発表，7 は NTT 後藤氏の発表，10 は東北大 渡邉氏の発表，
11,12 は東北大 ファジャル氏の発表

特許

記事

受賞等

学位論文

その他

一部貢献（Acknowledgement記載）

研究分野

リンク

Last Update: 2022-06-20